Ассемблер xtensa (основан на riscv) Почему вдруг это стало работать

Question

Ассемблер xtensa (основан на riscv) Почему вдруг это стало работать

направильно? Я менял только строку с movi, пытаясь запихнуть туда значение больше 2048, и вдруг при значении регистра a2 0 (было 24 clock cycles) стало 191 clock cycles. (%0 это аргумент из С)
_addi sp, sp, -16
_s32i.n a2, sp, 12
_movi a2, %0
call0 __delay_clk
_l32i.n a2, sp, 12
_addi sp, sp, 16
А вот делай_клк:
__delay_clk:
_addi.n a2, a2, -1
_bgez a2, __delay_clk
_ret.n
Вот даташит: https://0x04.net/~mwk/doc/xtensa.pdf