SystemVerilog'е уже около полугода, а мне недавно сказали, что SystemVerilog не синтезируется, синтезируется код на Verilog'е. Я немного в не в себе. Скажите, это правда? Просто в квартусе всё работает, да и светодиоды на FPGA мигают. Или я что-то не так понимаю?
определенное подмножесто SystemVerilog синтезируется
Обсуждают сегодня