проводишь тесты?Если вопрос глупый, то знай, что я тупой)
Это modelsim - симулятор для верификации цифровых схем, реализованных на языках описания аппаратуры hdl (verilog, vhdl...) А метод проверки цифровой схемы описанной на hdl проверяется при помощи tedtbench'a
Обсуждают сегодня